1樓:七情★軍團
ttl與非門採抄用了推拉式的輸出襲級,是不能將兩個門的輸出端直接並接的。如圖2.2.
25所示的連線中,若f1輸出為高電平f2輸出為低電平,因為推拉式輸出給不論閘電路處於開態還是關態,都是呈現低阻抗,因而將有乙個很大的負載電流流過兩個輸出級。這兩個相當大的電流遠遠超過正常工作電流,甚至會損壞閘電路。因此這種接法是不允許的,
這樣可以麼?
多個ttl與非門的輸出端直接相連會產生什麼後果,是什麼原因啊?
2樓:自我守護
ttl與非門輸出端併聯後出現的問題
在實際應用與非門時,某些場合希望能將多個門的輸出端連在同一根導線上。在數字系統中,稱公共導線為匯流排(bus),為傳輸各門資訊的公共通道。但是對於推拉輸出的ttl與非門,當各個門的輸出不是相同的邏輯狀態時不能這樣使用。
有兩個推拉輸出的ttl與非門,若在乙個門輸出為高電平(即該門關門),另乙個門輸出為低電平(即該門開門)時將多個個ttl與非門的輸出端直接相連。由於在具有推拉式輸出級的電路中,無論輸出是高電平還是低電平,輸出電阻都很小,輸出端並接後將有很大的電流i同時流過兩個門的輸出級,該電流遠遠超過了與非門的正常工作電流,足以使v3、v4 過載而損壞,更為嚴重的是併聯後的輸出電壓既非邏輯1亦非邏輯0,這種不確定狀態是不允許出現的。因此,推拉輸出的ttl與非門輸出端是不允許併聯使用的。
避開低阻通路,把輸出級改為集電極開路的結構就可以解決推拉輸出的ttl與非門的輸出不允許接至同一匯流排上的問題
是否可以將ttl與非門的輸出端直接連起來實現邏輯線與,為什麼?高手賜教!
3樓:匿名使用者
不能的 有兩點吧,來如果把2個ttl直接接在一
自起,假如一bai個為高電平,乙個為低du電平,你想下直接zhi接在一起會出現dao什麼情況呢?一定就是高電平被拉低削弱為無效電平或低電平,而低電平也會被拉高變為無效電平,這樣就造成了邏輯的混亂。二是當多個ttl直接相與時,當乙個為低電平,其他為高電平時,就會有很大的電路灌入低電平那端,嚴重時燒毀管子。
為什麼ttl與非門輸入端懸空相當於接高電平?實際電路中,閒置管腳應如何處理?
4樓:匿名使用者
實際電路中,與非門、與門閒置的輸入端管腳應接到高電平(即通過電阻接到電源正電壓)。
去看數電裡閘電路章節。首先ttl與非門的兩個輸入端是乙個具雙發射極的三極體,懸空端a的電平受另乙個輸入端b鉗制,因為它們是有同乙個基極c,電壓為b+0.7,a=c-0.
7=b;y=(ab)'=(bb)'=b'=(1b)'=b';所以選空端相當於接高電平。
一般在做電路板時沒用的腳我們都是用錫把固定在板上而不接入電路,即讓它保持懸空。
擴充套件資料
ttl電平訊號對於計算機處理器控制的裝置內部的資料傳輸是很理想的,首先計算機處理器控制的裝置內部的資料傳輸對於電源的要求不高以及熱損耗也較低,另外ttl電平訊號直接與積體電路連線而不需要**昂貴的線路驅動器以及接收器電路。
再者,計算機處理器控制的裝置內部的資料傳輸是在高速下進行的,而ttl介面的操作恰能滿足這個要求。ttl型通訊大多數情況下,是採用並行資料傳輸方式,而並行資料傳輸對於超過10英呎的距離就不適合了。
這是由於可靠性和成本兩面的原因。因為在並行介面中存在著偏相和不對稱的問題,這些問題對可靠性均有影響。
數位電路中,由ttl電子元器件組成電路使用的電平。電平是個電壓範圍,規定輸出高電平》2.4v,輸出低電平<0.
4v。在室溫下,一般輸出高電平是3.5v,輸出低電平是0.
2v。最小輸入高電平和低電平:輸入高電平》=2.
0v,輸入低電平<=0.8v,雜訊容限是0.4v。
5樓:匿名使用者
建議你去看數電裡閘電路章節。首先ttl與非門的兩個輸入端是乙個具雙發射極的三極體,懸空端a的電平受另乙個輸入端b鉗制,因為它們是有同乙個基極c,電壓為b+0.7,a=c-0.
7=b;y=(ab)'=(bb)'=b'=(1b)'=b';所以選空端相當於接高電平。一般我們在做電路板時沒用的腳我們都是用錫把固定在板上而不接入電路,即讓它保持懸空
6樓:匿名使用者
這是由ttl電路內部特性決定的,實際電路中,閒置管腳接vcc電路更可靠。
7樓:巨蟹逝陽
從原理圖上看,如ttl與非門的輸入端是npn 三極體的發射極,三極體的基極有電阻接電源vcc,
當三極體的輸入端懸空時,三極體的基極到發射極無電流,三極體截止,通過放大反相使得輸出為低電平.所以輸入端懸空相當於邏輯高電平.實際電路中ttl與非門輸入端可以懸空.
實際電路中,與非門、與門閒置的輸入端管腳應接到高電平(即通過電阻接到電源正電壓),或非門、或門閒置的輸入端管腳應接到低電平(即通過電阻接到電源地)。
為什麼2個普通ttl與非門輸出端並在一起使用會造成器件損壞
8樓:一生乙個乖雨飛
兩個普通 ttl 與非門輸出端並在一起使用時,若乙個門開,乙個門關則輸出既非高電平也非低電平,造成邏輯功能混亂;另外此時門的輸出級電流大於正常值,可能燒壞器件。
與非門是與門和非門的結合,先進行與運算,再進行非運算。與非門是當輸入端中有1個或1個以上是低電平時,輸出為高電平;只有所有輸入是高電平時,輸出才是低電平。
9樓:匿名使用者
ttl與非門採用了推拉式的輸出級;是不能將兩個門的輸出端直接並接的。如圖2.2.
25所示的連線中,若f1輸出為高電平f2輸出為低電平;因為推拉式輸出給不論閘電路處於開態還是關態,都是呈現低阻抗,因而將有乙個很大的負載電流流過兩個輸出級。這兩個相當大的電流遠遠超過正常工作電流,甚至會損壞閘電路。因此這種接法是不允許的。。
ttl與非門輸出端接電源電壓會產生什麼後果
10樓:匿名使用者
會不會有後果,會出什麼後果,要看具體哪種電路形式。如果是ic,要看具體型號。
通常情況下短時間接電源電壓並不會損壞電路。
11樓:匿名使用者
看情況了 如果在該門的指定範圍內 就表示高電平或低電平
超出範圍 容易損壞
12樓:藍調異域
電壓高了會燒壞器件,還要看器件是什麼邏輯功能,視具體情況而定
13樓:
該門邏輯功能使效,輸出衡為高電位!
oc門在有無負載情況下,其高低輸出電平與ttl與非門有無差異?為什麼?
14樓:匿名使用者
oc們可實現線與邏輯
線與邏輯,即兩個輸出端(包括兩個以上)直接互連就專
可以實現「and」的屬邏輯功能。在匯流排傳輸等實際應用中需要多個門的輸出端併聯連線使用,而一般ttl門輸出端並不能直接並接使用,否則這些門的輸出管之間由於低阻抗形成很大的短路電流(灌電流),而燒壞器件。在硬體上,可用oc門或三態門(st門)來實現。
用oc門實現線與,應同時在輸出埠應加乙個上拉電阻。
15樓:戶歌那拉昆綸
低電平都一樣,高電平不同,oc高電平是懸空的,需要外接上拉電阻,上拉電內阻的電源電壓容決定高電平電壓。比如用12v接上拉電阻,那麼高電平輸出就是12v,儘管輸入可能是3.3v或5v;正因為這樣,oc門可以用來作電平轉換。
CMO與TTL與非門電路多餘輸入端的處理方法，各種輸入方法之間有什麼特點
1 cmos與非門電路多餘輸入端的處理 與非門電路的邏輯功能是輸入訊號只要有低電平 輸出訊號就是高電平 只有當輸入訊號全部為高電平時 輸出訊號才是低電平。所以某輸入端輸入電平為高電平時 對電路的邏輯功能並無影響 即其它使用的輸入端與輸出 端之間仍具有與或者與非邏輯功能。這樣對於cmos與門 與非門電...
將二輸入端的與非門或非門異或門作為反相器使用時各輸入
奶味女人 與非門邏輯表示式 y a b 或非門邏輯表示式 f a b 與非門 英語 nand gate 是數位電路的一種基本邏輯電路。是與門和非門的疊加，有多個輸入和一個輸出。若當輸入均為高電平 1 則輸出為低電平 0 若輸入中至少有一個為低電平 0 則輸出為高電平 1 與非門可以看作是與門和非門的...
這兩個TTL三態輸出閘電路中EN和EN有什麼不同，EN加
加個小點代表低電平有效，一般電路圖中有個小圓圈表示 加了小圈的是低電平有效，沒加的是高電平有效 寫出電路輸出端y的邏輯表示式。我不明白圖中的 en 和右邊圖 菱形符號 以及 倒三角符號 是什麼意 en是英文單詞使能enable en 1時三態門工作，en 0時，輸出y成高阻態，這時高電平有效。同理e...