1樓：學雅思
聯絡：cmos電路與ttl電路通過電平轉換能使兩者電平域值能匹配。兩者區別如下：
一、主體不同
1、ttl電路：是電晶體-電晶體邏輯電路。
2、cmos電路：是互補型金屬氧化物半導體電路。
二、特點不同
1、ttl電路：採用雙極型工藝製造，具有高速度低功耗和品種多等特點。
2、cmos電路：靜態功耗低,每門功耗為納瓦級；邏輯擺幅大近似等於電源電壓；抗干擾能力強，直流雜訊容限達邏輯擺幅的35%左右。
三、構成不同
1、ttl電路：採用等平面工藝製造的先進的sttl(asttl)和先進的低功耗sttl（alsttl）。
2、cmos電路：由絕緣場效應電晶體組成，由於只有一種載流子，因而是一種單極型電晶體積體電路，其基本結構是乙個n溝道mos管和乙個p溝道mos管
2樓：匿名使用者
ttl電路是電晶體-電晶體邏輯電路的英文縮寫 （transister-transister-logic ）
，是數字整合電
路的一大門類。它採用雙極型工藝製造，具有高速度低功耗和品種多等特點。
cmos是:金屬-氧化物-半導體(metal-oxide-semiconductor)結構的電晶體簡稱mos電晶體，有p型mos管和n型mos管
之分。由 mos管構成的積體電路稱為mos積體電路，而由
pmos管和nmos管共同構成的互補型mos積體電路即為 cmos-ic （
***plementary mosintegrated circuit）
。cmos積體電路的效能特點
微功耗—cmos電路的單門靜態功耗在毫微瓦（nw）數量級。
高雜訊容限—cmos電路的雜訊容限一般在
40%電源電壓以上。
寬工作電壓範圍—cmos電路的電源電壓一般為 1.5~18
伏。高邏輯擺幅—cmos電路輸出高、低電平的幅度達到全電為vdd，邏輯「0」為vss。
高輸入阻抗--cmos電路的輸入阻抗大於
108ω,一般可達 1010ω。
高扇出能力--cmos電路的扇出能力大於 50。
低輸入電容--cmos電路的輸入電容一般不大於
5pf。
寬工作溫度範圍—陶瓷封裝的cmos電路工作溫度範圍為
- 55 0c ~ 125 0c；塑封的cmos電路為 – 40 0c ~ 85
0c。1，ttl電平：
輸出高電平》2.4v,輸出低電平<0.4v。在室溫下，一般輸出高電平是 3.5v，輸出低電平
是 0.2v。最小輸入高電平和低電平：輸入高電平》=2.0v，輸入低電平<=0.8v，雜訊容限是
0.4v。
2，cmos電平：
1 邏輯電平電壓接近於電源電壓，0 邏輯電平接近於 0v。而且具有很寬的雜訊容限。
3，電平轉換電路：
因為ttl和***s的高低電平的值不一樣（ttl 5v<＝＝>cmos 3.3v）
，所以互相連線時需
要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。哈哈
4，oc門，即集電極開路閘電路，od門，即漏極開路閘電路，必須外界上拉電阻和電源才
能將開關電平作為高低電平用。
否則它一般只作為開關大電壓和大電流負載，
所以又叫做驅
動閘電路。
5，ttl和***s電路比較：
1）ttl電路是電流控制器件，而***s電路是電壓控制器件。
2）ttl電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。***s電路的速度慢，傳輸
延遲時間長(25-50ns),但功耗低。
***s電路本身的功耗與輸入訊號的脈衝頻率有關，
頻率越高，晶元集越熱，這是正常現象。
3）***s電路的鎖定效應：
***s電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增
大。這種效應就是鎖定效應。當產生鎖定效應時，***s的內部電流能達到
40ma以上，很
容易燒毀晶元。
防禦措施：1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電
壓。2）晶元的電源輸入端加去耦電路，防止vdd端出現瞬間的高壓。
3）在vdd和外電源之間加線流電阻，即使有大的電流也不讓它進去。
4）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟
***s電路得電源，再開啟輸入訊號和負載的電源；關閉時，先關閉輸入訊號和負載的電
源，再關閉***s電路的電源。
6，***s電路的使用注意事項
1）***s電路時電壓控制器件，它的輸入總抗很大，對干擾訊號的捕捉能力很強。所
以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它乙個恆定的電平。
2）輸入端接低內組的訊號源時，要在輸入端和訊號源之間要串聯限流電阻，使輸入的
電流限制在 1ma之內。
3）當接長訊號傳輸線時，在***s電路端接匹配電阻。
4）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為r=v0/1ma.v0
是外界電容上的電壓。
5）***s的輸入電流超過
1ma，就有可能燒壞***s。
7，ttl閘電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）
：1）懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接乙個無窮大的電阻。
2）在閘電路輸入端串聯
10k電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電
平。因為由ttl閘電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於 910
歐時，它輸入來的低電平訊號才能被閘電路識別出來，串聯電阻再大的話輸入端就一直呈現高電
平。這個一定要注意。***s閘電路就不用考慮這些了。
8，ttl電路有集電極開路oc門，mos管也有和集電極對應的漏極開路的od門，它的輸出
就叫做開漏輸出。oc門在截止時有漏電流輸出，那就是漏電流，為什麼有漏電流呢？那是因為
當三機管截止的時候，它的基極電流約等於
0，但是並不是真正的為 0，經過三極體的集電
極的電流也就不是真正的 0，而是約
0。而這個就是漏電流。開漏輸出：oc門的輸出就是開
漏輸出；od門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。
所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。od門一般作為
輸出緩衝/驅動器、電平轉換器以及滿足吸收大負載電流的需要。
9，什麼叫做圖騰柱，它與開漏電路有什麼區別？
ttl積體電路中，輸出有接上拉三極體的輸出叫做圖騰柱輸出，沒有的叫做oc門。因為
ttl就是乙個**關，圖騰柱也就是兩個**管推挽相連。所以推挽就是圖騰。一般圖騰式
輸出，高電平
400ua，低電平 8ma
ttl 電平與 cmos 電平的區別
2007-11-16
14:07
ttl 電平訊號被利用的最多是因為通常資料表示採用二進位制規定，+5v 等價於邏輯"1"，0v 等價於邏輯"0"，這被稱做
ttl（電晶體-電晶體邏輯電平）訊號系統，這是計算機處理器控制的裝置內部各部分之間通訊的標準技術。
ttl 電平訊號對於計算機處理器控制的裝置內部的資料傳輸是很理想的，首先計算
機處理器控制的裝置內部的資料傳輸對於電源的要求不高以及熱損耗也較低， 另外
ttl 電平訊號直接與積體電路連線而不需要**昂貴的線路驅動器以及接收器電路； 再者， 計算機處理器控制的裝置內部的資料傳輸是在高速下進行的，而
ttl 介面的操作恰能滿足這個要求。ttl 型通訊大多數情況下，是採用並行資料傳輸方式，而並行資料傳輸對於超過 10
英呎的距離就不適合了。這是由於可靠性和成本兩面的原因。 因為在並行介面中存在著偏相和不對稱的問題， 這些問題對可靠性均有影響；
另外對於並行資料傳輸， 電纜以及聯結器的費用比起序列通訊方式來也要高一些。
什麼是 ttl 電平，什麼是 cmos
電平，他們的區別
(一)ttl 高電平 3.6~5v，低電平 0v~2.4v
cmos 電平 vcc 可達到
12vcmos 電路輸出高電平約為 0.9vcc，而輸出低電平約為 0.1vcc。
cmos
電路不使用的輸入端不能懸空，會造成邏輯混亂。
ttl 電路不使用的輸入端懸空為高電平 另外，cmos
積體電路電源電壓可以在較大範圍內變化，因而對電源的要求不像 ttl 積體電路那樣嚴格。 用 ttl
電平他們就可以相容
(二)ttl 電平是 5v，cmos 電平一般是 12v。
因為 ttl 電路電源電壓是 5v，cmos
電路電源電壓一般是 12v。
5v 的電平不能觸發 cmos 電路，12v 的電平會損壞 ttl
電路，因此不能互相相容匹配。
(三)ttl 電平標準
輸出 l： <0.8v ；
h：>2.4v。
輸入 l： <1.2v ； h：>2.0v
ttl 器件輸出低電平要小於
0.8v，高電平要大於 2.4v。輸入，低於 1.2v 就認為是 0，高於 2.0就認為是 1。
cmos
電平：輸出 l： <0.1*vcc ； h：>0.9*vcc。
輸入 l： <0.3*vcc ；
h：>0.7*vcc.
一般微控制器、dsp、fpga 他們之間管教能否直接相連. 一般情況下，同電壓的是可
以的，不過最好是要好好查查技術手冊上的 vil,vih,vol,voh
的值，看是否能夠匹配（vol 要小於 vil，voh 要大於
vih，是指乙個連線當中的）。有些在一般應用中沒有問題，但是引數上就是有點不夠匹配，在某些情況下可能就不夠穩定，或者不同批次的器件就不能執行。
例如：74ls
的器件的輸出，接入 74hc
的器件。在一般情況下都能好好執行，但是，在引數上卻是不匹配的，有些情況下就不能執行。
ttl 與 ***s
電平使用區別
1、電平的上限和下限定義不一樣，cmos 具有更大的抗噪區域。
同是 5 伏供電的話，ttl 一般是 1.7v 和 3.5v 的樣子，cmos 一般2.2v,2.9v
的樣子，不準確，僅供參考。
2、電流驅動能力不一樣，ttl 一般提供 25
毫安的驅動能力，而cmos 一般在 10
毫安左右。
3、需要的電流輸入大小也不一樣，一般 ttl 需要 2.5
毫安左右，cmos幾乎不需要電流輸入。
4、很多器件都是相容 ttl 和 cmos
的，datasheet
會有說明。如果不考慮
速度和效能，一般器件可以互換。但是需要注意有時候負載效應可能
引起電路工作不正常，因為有些
ttl電路需要下一級的輸入阻抗作為負載才能正常工作。
1，ttl 電平：
輸出高電平 〉2.4v 輸出低電平
〈0.4v
在室溫下，一般輸出高電平是 3.5v 輸出低電平是
0.2v。
最小輸入高電平和低電平
輸入高電平 〉=2.0v 輸入低電平 《=0.8v
它的雜訊容限是
0.4v.
2,cmos 電平：
邏輯電平電壓接近於電源電壓，0 邏輯電平接近於
0v。而且具有很寬的雜訊容限。
3，電平轉換電路：
因為 ttl 和 ***s 的高低電平的值不一樣（ttl 5vcmos
3.3v），所以互相連線時需
要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。
4，oc
門，即集電極開路閘電路，od
門，即漏極開路閘電路，必須外界上拉電阻和電源才能
將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅
動閘電路。
5，ttl
和 ***s 電路比較：
1）ttl 電路是電流控制器件，而 ***s 電路是電壓控制器件。
2）ttl
電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。
***s
電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。
***s
電路本身的功耗與輸入訊號的脈衝頻率有關，頻率越高，晶元集越熱，這是正常
現象。3）***s
電路的鎖定效應：
***s
電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大
。這種效應就是鎖定效應。當產生鎖定效應時，***s 的內部電流能達到
40ma
以上，很容易
燒毀晶元。
防禦措施：
1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。
2）晶元的電源輸入端加去耦電路，防止
vdd 端出現瞬間的高壓。
3）在 vdd
和外電源之間加線流電阻，即使有大的電流也不讓它進去。
4）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟 ***s
電路得電
源，再開啟輸入訊號和負載的電源；關閉時，先關閉輸入訊號和負載的電源，再關閉 ***s
TTL電路原理是怎麼工作的
ttl整合邏輯閘電路的輸入和輸出結構均採用半導體三極體，所以稱電晶體 電晶體邏輯閘電路，簡稱ttl電路。ttl電路的基本環節是反相器。當輸入高電平時，ui 3.6v，vt1處於倒置工作狀態，集電結正偏，發射結反偏，ub1 0.7v 3 2.1v，vt2和vt4飽和，輸出為低電平uo 0.3v。當輸入...
數位電路中的CMOS反相器,數位電路裡面的反相器是什麼還有CMOS反相器
因它在這截止時只有很微的漏電流流過。和一般簡單的電路中串有的乙個大電阻相似。該去了解了解場效電晶體的工作原理了 數位電路裡面的反相器是什麼?還有cmos反相器?反相器就是把高電平變成低電平,或者把低電平變成高電平的閘電路。反相器只有1個輸入,1個輸出。根據晶元的結構不同,反相器分為ttl反相器,cm...
電路分析基礎電路基礎和電路分析基礎的區別
電壓源和電流源都是電路模型 都是理想元件 在實際電路中是不存在的 要弄明白以上問題以及相關的問題 就要先清楚電壓源和電流源的概念 按我電路基礎教材上所表述 如果乙個二端元件兩端的電壓總是按一定的規律變化而不論它兩端電流的多少 就說這個二端元件是電壓源 如果乙個二端元件兩端總能輸出恆定的電流而不管其兩...