1樓:小溪
ttl電路中的輸入端「懸空」表示輸入端什麼也不接,ttl電路在這種情況下對應的輸入端表示為「1」。
2樓:陳秀榮隨雨
ttl電路中輸入端懸空就是輸入端沒有和其他任何電路連線,ttl電路輸入端懸空相當於輸入端為輸入高電平,但不抗干擾。
ttl電路中的輸入端懸空是什麼意思?
3樓:匿名使用者
ttl電路中輸入端懸空就是輸入端沒有和其他任何電路連線,ttl電路輸入端懸空相當於輸入端為輸入高電平,但不抗干擾。
數位電路中,接線端子懸空是什麼意思
4樓:小小芝麻大大夢
接線端子懸空的意思是引腳不接任何訊號,既不與高電平相接,也不與低電平相連。懸空在數字邏輯電路中指邏輯器件的輸入引腳既不接高電平,也不接低電平。
由於邏輯器件的內部結構,當它輸入引腳懸空時,相當於該引腳接了高電平。一般實際運用時,引腳不建議懸空,易受干擾。也稱為「浮空」。
擴充套件資料
接線端子可以分為 、歐式接線端子系列、 插拔式接線端子系列、變壓器接線端子、建築物佈線端子、柵欄式接線端子系列、彈簧式接線端子系列、軌道式接線端子系列、穿牆式接線端子系列,光電耦合型接線端子系列、110端子、205端子、250端子、187端子、od2.2圓環端子、2.5圓環端子、3.
2圓環端子。
4.2圓環端子、2圓環端子、6.4圓環端子、8.
4圓環端子、11圓環端子、13圓環端子旗型系列端子和護套系列、各類環形端子、管形端子、接線端子、銅帶鐵帶(2-03、4-03、4-04、6-03、6-04)等。
5樓:費菲菲
懸空腳就是不與高電平相接,也不與低電平相連。cmos與非門電路的輸入端懸空這種情況是不允許出現的。因為稍微有外來的干擾就會造成輸入端電平不斷變化(輸入阻抗太大),相應輸出端也就不穩定。
這和ttl電路不一樣,ttl電路一般輸入端開路是邏輯1,但也有內部下拉的情況,但是一般輸出端的值是確定的。
6樓:匿名使用者
懸空一般當做高電平處理,即輸入為1.
ttl 閘電路和cmos閘電路輸入端懸空有什麼區別
7樓:匿名使用者
ttl電路對於閒著的輸入端得處理原則是:1:對於與非門可以直接接電源vcc或是接個1--10k電阻接電源。
2:若前級驅動允許可將閒置的輸入端懸空(相當於1)。3:
在外界干擾很小時,與非門的閒置端可以懸空(相當於1)。3:或非門不用的應接地,與或門中不適用的與門至少有乙個輸入端接地。
***s端不允許懸空。
8樓:鄭浪啪
1、結構不同。
ttl閘電路是由電晶體構成的邏輯電路,cmos閘電路以mos管作為開關器件的閘電路是cmos閘電路,其中為p-mos管和n-mos管構成互補的結構形式。
2、電壓電流不同。
由於器件的電壓不同,ttl電路和cmos電路定義的高低電平電壓以及電流不一樣.。所謂的需要加ttl訊號就是可以以ttl標準的高或低電平訊號來觸發它,而所謂的ttl訊號是乙個電平標準。
為什麼ttl閘電路的輸入端懸空時相當於邏輯1
9樓:維維豆奶
因為懸空時可以看作是輸入端接乙個無窮大的電阻,當輸入電
阻大於ikω時,輸入電平就變為閾值電壓uth即為高電平,所以相當於邏輯1。數位電路中,把電壓的高低用邏輯電平來表示。
邏輯電平包括高電平和低電平這兩種。在ttl閘電路中,把大於3.5伏的電壓規定為邏輯高電平,用數字1表示;把電壓小於0.3伏的電壓規定為邏輯低電平,用數字0表示。
10樓:匿名使用者
因為懸空時相當於為高阻抗,電壓不為零,此時故為1;接地時相當於沒有阻抗,此端電壓與地電位相同、為零,此時故為0。
ttl門的輸入是從射極輸入,如果懸空,輸入端的那個三極體是截止的,這和輸入高電平(即1)的情況是一樣的,也就相當於輸入1。
在數字邏輯電路中,低電平表示0,高電平表示1。一般規定低電平為0~0.25v,高電平為3.5~5v。
如在移動裝置中電池的電壓會隨使用時間的的推移而降低,如果規定高電平最低為3.5v的話可能裝置的使用時間會大大降低,此時規定的高電平電壓會低一點,最低會有1.7v左右。
擴充套件資料
數位電路中,把電壓的高低用邏輯電平來表示。邏輯電平包括高電平和低電平這兩種。不同的元器件形成的數位電路,電壓對應的邏輯電平也不同。
在ttl閘電路中,把大於3.5伏的電壓規定為邏輯高電平,用數字1表示;把電壓小於0.3伏的電壓規定為邏輯低電平,用數字0表示。
數字電平從低電平(數字「0」)變為高電平(數字「1」)的那一瞬間(時刻)叫作上公升沿;數字電平從高電平(數字「1」)變為低電平(數字「0」)的那一瞬間叫作下降沿。
11樓:匿名使用者
再給你乙個圖看一下,你就明白了。
因為ttl門的輸入是從射極輸入,如果懸空,輸入端的那個三極體是截止的,這和輸入高電平(即1)的情況是一樣的,也就相當於輸入1。你看一下ttl反相器的內部電路就知道了。
如圖,這是ttl反相器的內部結構,你可以看到輸入端確實是射極輸入的,建議你看一下數電中關於閘電路章節的知識
12樓:匿名使用者
這種很容易理解的,懸空為1、接地為0。懸空時相當於為高阻抗,電壓不為零,此時故為1,接地時相當於沒有阻抗,此端電壓與地電位相同、為零,此時故為0
數字電器中輸入端懸空是什麼意思阿
13樓:匿名使用者
懸空腳就是不與高電平相接,也不與低電平相連。cmos與非門電路的輸回入端懸空這種情況答是不允許出現的。因為稍微有外來的干擾就會造成輸入端電平不斷變化(輸入阻抗太大),相應輸出端也就不穩定。
這和ttl電路不一樣,ttl電路一般輸入端開路是邏輯1,但也有內部下拉的情況,但是一般輸出端的值是確定的。
CMO與TTL與非門電路多餘輸入端的處理方法，各種輸入方法之間有什麼特點
1 cmos與非門電路多餘輸入端的處理 與非門電路的邏輯功能是輸入訊號只要有低電平 輸出訊號就是高電平 只有當輸入訊號全部為高電平時 輸出訊號才是低電平。所以某輸入端輸入電平為高電平時 對電路的邏輯功能並無影響 即其它使用的輸入端與輸出 端之間仍具有與或者與非邏輯功能。這樣對於cmos與門 與非門電...
數位電路中接線端子懸空是什麼意思
接線端子懸空的意思是引腳不接任何訊號，既不與高電平相接,也不與低電平相連。懸空在數字邏輯電路中指邏輯器件的輸入引腳既不接高電平，也不接低電平。由於邏輯器件的內部結構，當它輸入引腳懸空時，相當於該引腳接了高電平。一般實際運用時，引腳不建議懸空，易受干擾。也稱為 浮空 擴充套件資料 接線端子可以分為 歐...
閘電路多餘輸入端接地和接0，懸空和接1各有什麼區別
多餘輸入端接地和接0是乙個意思，都是接的低電位 懸空和接1也是乙個意思，都是高電位。但是cmos電路的輸入端是不允許懸空的，因為懸空會使電位不定，破壞正常的邏輯關係。另外，懸空時輸入阻抗高，易受外界雜訊干擾，使電路產生誤動作，而且也極易造成柵極感應靜電而擊穿。所以 與 門，與非 門的多餘輸入端要接高...