如何將自己寫的verilog模組封裝成IP核

1樓：匿名使用者

每個blackbox網表都需要有乙個與之相對應的hdl檔案來註明它的埠。這個hdl只說明blackbox的埠資訊，而不提供具體實現資訊。這個只提供埠資訊的hdl檔案稱為的名字通常需要與blackbox網表的名字相同。

纖孫在ise工程中使用blackbox時只需要將它的wrapper新增滾豎顫到工程中。然後像普通的模組一樣在其上層宣告和例大敗化就可以使用。

2樓：譚渝龍

//生產者-消費者問題是乙個經典的程序同步問題，該問題最早由dijkstra提出，用以演示他提出的訊號量機制。在同乙個程序位址空間內執行的兩個執行緒。生產者執行緒生產物品，然後將物品放置在乙個空緩衝區中供消費者執行緒消費。

消費者執行緒從緩衝區中獲得物品，然後釋放緩衝區。當生產者執行緒生產物品時，如果沒有空緩衝區可用，那麼生產者執行緒必須等待消費者執行緒釋放出乙個空緩衝區。當消費者執行緒消費物品時，如果沒有滿的緩衝區，那麼消費者執行緒將被阻塞，直到新的物品被生產出來。

#include

const unsigned short size_of_buffer = 10; //緩衝區長度。

unsigned short productid = 0; //產品號。

unsigned short consumeid = 0; //將被消耗的產品號。

unsigned short in = 0; //產品進緩衝區時的緩衝區下標。

unsigned short out = 0; //產品出緩衝區時的緩衝區下標。

int g_buffer[size_of_buffer]; //緩衝區是個迴圈佇列。

bool g_continue = true; //控制程式結束。

handle g_hmutex; //用於執行緒間的互斥。

handle g_hfullsemaphore; //當緩衝區滿時迫使生產者等待。

handle g_hemptysemaphore; //當緩衝區空時迫使消費者等待。

dword winapi producer(lpvoid); //生產者執行緒。

dword winapi consumer(lpvoid); //消費者執行緒。

int main(){

3樓：qq寶寶

將你的設計製作成blackbox，也就是網表檔案，這樣別人看不到你的設計但是可以呼叫你的模組了。

blackbox只是普通網表而已。xst的綜合結果就可以直接作為blackbox使用。

通常blackbox外部還會連線其他邏輯，所以blackbox中一般不插入iobuf。在xst屬性中去除insert io buffer的選項。

如何檢視ise ip核的verilog**

4樓：網友

生成ip核後在相應工程資料夾下找到ip資料夾，裡面的。v檔案就是其**。

5樓：網友

生成ip核之後，選擇生成的ip核，在processes視窗中選擇view hdl function model