1樓：匿名使用者
2.2 cmos積體電路的效能及特點 （1）功耗低：cmos積體電路採用場效電晶體，且都是互補結構，工作時兩個串聯的場效電晶體總是處於乙個管導通，另乙個管截止的狀態，電路靜態功耗理論上為零。
實際上，由於存在漏電流，cmos電路尚有微量靜態功耗。單個閘電路的功耗典型值僅為20mw，動態功耗（在1mhz工作頻率時）也僅為幾mw。（2）工作電壓範圍寬：
cmos積體電路供電簡單，供電電源體積小，基本上不需穩壓。國產cc4000系列的積體電路，可在3~18v電壓下正常工作。（3）邏輯擺幅大:
cmos積體電路的邏輯高電平「1」、邏輯低電平「0」分別接近於電源高電位vdd及電影低電位vss。當vdd=15v，vss=0v時，輸出邏輯擺幅近似15v。因此，cmos積體電路的電壓電壓利用係數在各類積體電路中指標是較高的。
(4)抗干擾能力強:cmos積體電路的電壓雜訊容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著電源電壓的增加，雜訊容限電壓的絕對值將成比例增加。
對於vdd=15v的供電電壓（當vss=0v時），電路將有7v左右的雜訊容限。(5)輸入阻抗高:cmos積體電路的輸入端一般都是由保護二極體和串聯電阻構成的保護網路，故比一般場效電晶體的輸入電阻稍小，但在正常工作電壓範圍內，這些保護二極體均處於反向偏置狀態，直流輸入阻抗取決於這些二極體的洩露電流，通常情況下，等效輸入阻抗高達103~1011ω，因此cmos積體電路幾乎不消耗驅動電路的功率。
(6)溫度穩定性能好:由於cmos積體電路的功耗很低，內部發熱量少，而且，cmos電路線路結構和電氣引數都具有對稱性，在溫度環境發生變化時，某些引數能起到自動補償作用，因而cmos積體電路的溫度特性非常好。一般陶瓷金屬封裝的電路，工作溫度為-55 ~ +125℃；塑料封裝的電路工作溫度範圍為-45 ~ +85℃。
(7)扇出能力強:扇出能力是用電路輸出端所能帶動的輸入端數來表示的。由於cmos積體電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當cmos積體電路用來驅動同型別，如不考慮速度，一般可以驅動50個以上的輸入端。
(8)抗輻射能力強:cmos積體電路中的基本器件是mos電晶體，屬於多數載流子導電器件。各種射線、輻射對其導電性能的影響都有限，因而特別適用於製作航天及核實驗裝置。
(9)可控性好:cmos積體電路輸出波形的上公升和下降時間可以控制，其輸出的上公升和下降時間的典型值為電路傳輸延遲時間的125%~140%。介面方便因為cmos積體電路的輸入阻抗高和輸出擺幅大，所以易於被其他電路所驅動，也容易驅動其他型別的電路或器件。
2.3 cmos積體電路的工作原理 下面我們通過cmos積體電路中的乙個最基本電路-反相器（其他複雜的cmos積體電路大多是由反相器單元組合而成）入手，分析一下它的工作過程。利用乙個p溝道mos管和乙個n溝道mos管互補連線就構成了乙個最基本的反相器單元電路如附圖所示。
圖中vdd為正電源端，vss為負電源端。電路設計採用正邏輯方法，即邏輯「1」為高電平，邏輯「0」為低電平。 附圖中，當輸入電壓vi為底電平「0」（vss）時，n溝道mos管的柵-源電壓vgsn=0v（源極和襯底一起接vss），由於是增強型管，所以管子截止，而p溝道mos管的柵-源電壓vgsn=vss—vdd。
若| vss—vdd |>| vtp|（mos管開啟電壓），則p溝道mos管導通，所以輸出電壓v0為高電平「1」（vdd），實現了輸入和輸出的反相功能。當輸入電壓vi為底電平「1」（vdd）時，vgsn=（vdd—vss）。若（vdd—vss）> vgsn ，則n溝道mos管導通，此時vgsn=0v， p溝道mos管截止，所以輸出電壓v0為低電平「0」（vss），與vi互為反相關係由上述分析可知，當輸入訊號為「0」或「1」的穩定狀態時，電路中的兩個mos管總有乙個處於截止狀態，使得vdd和vss之間無低阻抗直流通路，因此靜態功耗極小。
這便是cmos積體電路最主要的特點。
2樓：匿名使用者
力mos場效應電晶體 電力mos場效電晶體
通常主要指絕緣柵型中的mos型（metal oxide semiconductor fet），簡稱電力mosfet（power mosfet）
結型電力場效應電晶體一般稱作靜電感應電晶體（static induction transistor——sit）。 是一種單極型的電壓控制全控型器件。
特點——用柵極電壓來控制漏極電流
輸入阻抗高
驅動電路簡單，需要的驅動功率小。
開關速度快，工作頻率高。
熱穩定性優於gtr。
電流容量小，耐壓低，一般只適用於功率不超過10kw的電力電子裝置 。
電力mosfet的種類
按導電溝道可分為p溝道和n溝道。
耗盡型——當柵極電壓為零時漏源極之間就存在導電溝道。
增強型——對於n（p）溝道器件，柵極電壓大於（小於）零時才存在導電溝道。
電力mosfet主要是n溝道增強型。
電力mosfet的結構
小功率mos管是橫向導電器件。
電力mosfet大都採用垂直導電結構，又稱為vmosfet（vertical mosfet）。
按垂直導電結構的差異，分為利用v型槽實現垂直導電的vvmosfet和具有垂直導電雙擴散mos結構的vdmosfet（vertical double-diffused mosfet）。
這裡主要以vdmos器件為例進行討論。
電力mosfet的工作原理（n溝道增強型vdmos）
截止：漏源極間加正電源，柵源極間電壓為零。
p基區與n漂移區之間形成的pn結j1反偏，漏源極之間無電流流過。
導電：在柵源極間加正電壓ugs
當ugs大於ut時，p型半導體反型成n型而成為反型層，該反型層形成n溝道而使pn結j1消失，漏極和源極導電 。
電力mosfet的基本特性
(1)靜態特性
漏極電流id和柵源間電壓ugs的關係稱為mosfet的轉移特性。
id較大時，id與ugs的關係近似線性，曲線的斜率定義為跨導gfs。
(2)mosfet的漏極伏安特性（即輸出特性）：
截止區（對應於gtr的截止區）
飽和區（對應於gtr的放大區）
非飽和區（對應gtr的飽和區）
工作在開關狀態，即在截止區和非飽和區之間來回轉換。
漏源極之間有寄生二極體，漏源極間加反向電壓時導通。
通態電阻具有正溫度係數，對器件併聯時的均流有利。
(3)動態特性
開通過程
開通延遲時間td(on)
上公升時間tr
開通時間ton——開通延遲時間與上公升時間之和
關斷過程
關斷延遲時間td(off)
下降時間tf
關斷時間toff——關斷延遲時間和下降時間之和
mosfet的開關速度
mosfet的開關速度和cin充放電有很大關係。
可降低驅動電路內阻rs減小時間常數，加快開關速度。
不存在少子儲存效應，關斷過程非常迅速。
開關時間在10~100ns之間，工作頻率可達100khz以上，是主要電力電子器件中最高的。
場控器件，靜態時幾乎不需輸入電流。但在開關過程中需對輸入電容充放電，仍需一定的驅動功率。
開關頻率越高，所需要的驅動功率越大。
電力mosfet的主要引數
除跨導gfs、開啟電壓ut以及td(on)、tr、td(off)和tf之外還有：
(1)漏極電壓uds——電力mosfet電壓定額
(2)漏極直流電流id和漏極脈衝電流幅值idm——電力mosfet電流定額
(3)柵源電壓ugs—— ugs�8�6>20v將導致絕緣層擊穿 。
(4)極間電容——極間電容cgs、cgd和cds
另一種介紹說明：
場效電晶體（fjeld effect transistor簡稱fet ）是利用電場效應來控制半導體中電流的一種半導體器件，故因此而得名。場效電晶體是一種電壓控制器件，只依靠一種載流子參與導電，故又稱為單極型電晶體。與雙極型晶體三極體相比，它具有輸入阻抗高、雜訊低、熱穩定性好、抗輻射能力強、功耗小、製造工藝簡單和便於整合化等優點。
場效電晶體有兩大類，結型場效電晶體jfet和絕緣柵型場效電晶體igfet，後者效能更為優越，發展迅速，應用廣泛。圖z0121 為場效電晶體的型別及圖形、符號。
一、結構與分類
圖 z0122為n溝道結型場效電晶體結構示意圖和它的圖形、符號。它是在同一塊n型矽片的兩側分別製作摻雜濃度較高的p型區（用p 表示），形成兩個對稱的pn結，將兩個p區的引出線連在一起作為乙個電極，稱為柵極（g），在n型矽片兩端各引出乙個電極，分別稱為源極（s）和漏極（d）。在形成pn結過程中，由於p 區是重摻雜區，所以n一區側的空間電荷層寬度遠大
二、工作原理
n溝道和p溝道結型場效電晶體的工作原理完全相同，只是偏置電壓的極性和載流子的型別不同而已。下面以n溝道結型場效電晶體為例來分析其工作原理。電路如圖z0123所示。
由於柵源間加反向電壓，所以兩側pn結均處於反向偏置，柵源電流幾乎為零。漏源之間加正向電壓使n型半導體中的多數載流子-電子由源極出發，經過溝道到達漏極形成漏極電流id。
1．柵源電壓ugs對導電溝道的影響（設uds＝0）
在圖z0123所示電路中，ugs ＜0，兩個pn結處於反向偏置，耗盡層有一定寬度，id=0。若|ugs| 增大，耗盡層變寬，溝道被壓縮，截面積減小，溝道電阻增大；若|ugs| 減小，耗盡層變窄，溝道變寬，電阻減小。這表明ugs控制著漏源之間的導電溝道。
當ugs負值增加到某一數值vp時，兩邊耗盡層合攏，整個溝道被耗盡層完全夾斷。（vp稱為夾斷電壓）此時，漏源之間的電阻趨於無窮大。管子處於截止狀態，id＝0。
2．漏源電壓ugs對漏極電流id的影響（設ugs＝0）
當ugs＝0時，顯然id＝0；當uds＞0且尚小對，p n結因加反向電壓，使耗盡層具有一定寬度，但寬度上下不均勻，這是由於漏源之間的導電溝道具有一定電阻，因而漏源電壓uds沿溝道遞降，造成漏端電位高於源端電位，使近漏端pn結上的反向偏壓大於近源端，因而近漏端耗盡層寬度大於近源端。顯然，在uds較小時，溝道呈現一定電阻，id隨uds成線性規律變化（如圖z0124曲線oa段）；若ugs再繼續增大，耗盡層也隨之增寬，導電溝道相應變窄，尤其是近漏端更加明顯。
由於溝道電阻的增大，id增長變慢了（如圖曲線ab段），當uds增大到等於|vp|時，溝道在近漏端首先發生耗盡層相碰的現象。這種狀態稱為預夾斷。這時管子並不截止，因為漏源兩極間的場強已足夠大，完全可以把向漏極漂移的全部電子吸引過去形成漏極飽和電流idss （這種情況如曲線b點）：
當uds＞|vp|再增加時，耗盡層從近漏端開始沿溝道加長它的接觸部分，形成夾斷區 。
由於耗盡層的電阻比溝道電阻大得多，所以比|vp|大的那部分電壓基本上降在夾斷區上，使夾斷區形成很強的電場，它完全可以把溝道中向漏極漂移的電子拉向漏極，形成漏極電流。因為未被夾斷的溝道上的電壓基本保持不變，於是向漏極方向漂移的電子也基本保持不變，管子呈恆流特性（如曲線bc段）。但是，如果再增加uds達到buds時（buds稱為擊穿電壓）進入夾斷區的電子將被強電場加速而獲得很大的動能，這些電子和夾斷區內的原子碰撞發生鏈鎖反應，產生大量的新生載流予，使id急劇增加而出現擊穿現象（如曲線cd段）。
由此可見，結型場效電晶體的漏極電流id受ugs和uds的雙重控制。這種電壓的控制作用，是場效電晶體具有放大作用的基礎。
三、特性曲線
1．輸出特性曲線
輸出特性曲線是柵源電壓ugs取不同定值時，漏極電流id 隨漏源電壓uds 變化的一簇關係曲線，如圖z0124所示。由圖可知，各條曲線有共同的變化規律。ugs越負，曲線越向下移動）這是因為對於相同的uds，ugs越負，耗盡層越寬，導電溝道越窄，id越小。
由圖還可看出，輸出特性可分為三個區域即可變電阻區、恆流區和擊穿區。
◆可變電阻區：預夾斷以前的區域。其特點是，當0＜uds＜|vp|時，id幾乎與uds呈線性關係增長，ugs愈負，曲線上公升斜率愈小。
在此區域內，場效電晶體等效為乙個受ugs控制的可變電阻。
◆恆流區：圖中兩條虛線之間的部分。其特點是，當uds＞|vp|時，id幾乎不隨uds變化，保持某一恆定值。
id的大小只受ugs的控制，兩者變數之間近乎成線性關係，所以該區域又稱線性放大區。
◆擊穿區：右側虛線以右之區域。此區域內uds＞buds，管子被擊穿，id隨uds的增加而急劇增加。
2．轉移特性曲線
當uds一定時，id與ugs之間的關係曲線稱為轉移特性曲線。實驗表明，當uds＞|vp|後，即恆流區內，id 受uds影響甚小，所以轉移特性通常只畫一條。在工程計算中，與恆流區相對應的轉移特性可以近似地用下式表示：
id=idss(1-ugs/vp)(1-ugs/vp)
式gs0127中vp≤ugs≤0，idss是ugs＝0時的漏極飽和電流。
誰能幫幫我啊？急，誰能幫幫我啊？急！！！！！！！！！！
你好，我現在是一名大四的學生，從我自己做簡歷的經驗來看如果實在填不出來的欄就把它修掉不要過多的引起用人單位的注意，畢竟簡歷中要突出強項彌補弱項的嘛 如果你實在沒有什麼可寫的可以想想自己高中甚至初中有沒有做過什麼成功的事例比如參加各種比賽 繪畫 朗誦都可以啊 或者擔任過班幹部之類的，從中得到過什麼經驗...
誰來幫幫我啊，誰來幫幫我啊，謝謝了，急
iviwvi 我和你現在面臨相似的情感問題，其實我也很苦惱！但我感覺你面對情感問題時並沒有版 我豁達 實話！我不知用什權麼辦法來幫助比解決，但我有一段話送給你 我很欣賞 愛情是什麼呢？愛情的關係好像一起上一座山，上山的時候，可以在一起，到了山頂，就該離開，不要一起下山，不要一起走下坡路。男女之間最高...
誰來幫幫我啊，謝謝了，急誰來幫幫我啊，謝謝了，急
樓上的，是翻譯嗎？看清楚了。君子依靠正確的方法來得到高深的造詣,就是要求他自覺地有所得 孟子曰 君子深造之以道，欲其自得之也。自得之，則居之安 居之安，則資之深 資之深，則取之左右逢其原，故君子欲其自得之也。造，七到反。造，詣也。深造之者，進而不已之意。道，則其進為之方也。資，猶借也。左右，身之兩旁...