1樓：新市口汪永洪
這個我有，你把你的郵箱給我，我發給你！！只是我的是以十進位數顯示的，多加了個bcd解碼器，，你可以自己去掉，重新連線就行了。大概原理是這樣。
首先基準時鐘1hz，待測脈衝10-10mhz，剛好用8為數碼管顯示，在一秒鐘之內，待測脈衝訊號的次數，就是頻率。所以後面有個該脈衝的計數器，後頭再接乙個鎖存器。再接解碼器。
這些都可以自己寫很簡單，我也可以給你發過來。一秒訊號結束，就自動鎖存該資料，直到按下啟動按鈕，重新開始測量計數。
2樓：跳拉丁舞的小貓
你這個題目1似乎有點問題，基準時鐘太低了。如果直接用這個時鐘是沒法實現頻率檢測的，只有用高頻的時鐘來處理低頻的訊號才有物理可實現性。。當然。
具體工程中，各個廠家也提供pll，或者dll的ip核來進行時鐘倍頻處理，但是就我所用過的fpga器件而言，xilinx和lattice的各型fpga都從未看到過高達10,000,000倍的倍頻係數的pll或dll，估計alter也沒有。而且，基準時鐘用1hz，我也難以想象用的是什麼晶振產生的時鐘。。特麼的還不如用機械按鈕人工按呢，稍微抖快遞都不止1hz。
當然，如果你是手一抖少打乙個g或者m的話，那還好處理一些。
3樓：匿名使用者
你這verilog是蔡覺平教的吧。
verilog錯誤10232怎麼解決
4樓：網友
解決方法：
c:\windows\這個檔案中配置節造成，只需移除此配置節(windows系統預設此配置節即為false)即可正常安裝使用。
5樓：班丘元綠
熱心網友不是神，什麼編譯器？
數電方面關於jk觸發器的問題 希望達人幫忙解答一下
6樓：網友
同學你好，這個我知道。
我們知道sr主從觸發器的缺點在於抗干擾能力低，就是說乙個時鐘週期內，clk=1，輸入變化多少次，s端就要變換多少次，導致r工作時候的接受的是s的最後一次qm輸出，所以，如果有干擾訊號存在，就不能保證r端q的輸出是否正確。
其次，當s=1r=1，輸出狀態不確定也是sr的缺點。
jk觸發器由於加上了q q'的反饋所以在clk=1期間住觸發器只有可能翻轉一次（你可以假設qq'，和jk驗證一下）一旦翻轉，就回不到原來狀態。所以從觸發器在clk=0期間得到的是住觸發器唯一的第一次翻轉。
還有一點，qq'的輸出改變均發生在clk的下降沿。
不知道你明白木有？哈鍛鍊了我知識啊，快考試了。
我想要一電池放電保護電路，給2節1.2v鎳氫電池放電，防止過放電損壞電池，請各位達人幫幫忙！越簡單越好。
7樓：網友
可將需放電的電池並聯，然後接個的手電燈泡即可。
8樓：匿名使用者
鎳氫電池沒有記憶效應，要放電器做啥？
求救求救~~~~關於程式設計的問題，求各位達人救救我
9樓：網友
兄弟：把這個：「module clk_
改成：「module clk_top；」
就ok啦～
學習verilog需要把數電、模電、積體電路神馬的過一遍嗎？
10樓：網友
數電，和c語言基礎。。就可以了。如果是用verilog做數字積體電路設計，那需要積體電路的一些知識，主要是前端流程設計。如果是做嵌入式，那麼積體電路就不用了。
11樓：網友
數電看看，模電和積體電路就可以不用看了，c語言基礎好更容易上手。
12樓：學習規劃侯老師
數電是基礎了，裡面的競爭冒險、時序規則等，有c基礎的話上手快些的。
13樓：歸宿
數電多看，搞懂時序，多看程式。
本人想要學習fpga，有數電模電基礎，並學了verilog數字設計與綜合（夏譯版）。
14樓：學習規劃侯老師
我自學fpga是直接在開發板上開始的，通過最簡單的工程建立開始，期間會出現在書本上感覺不到的情況。我的整體過程就是：發現問題→解決問題→尋找問題→解決問題。
不斷的在這個過程中提公升自己，然後你會發現其中的樂趣。我用的是altera的fpga，在quartusii環境下，學會用問題的help，這還提公升了英文水平。當然它的資料手冊是一定看完了的。
過程中還要做筆記，以待日後翻閱。現在在學習數碼訊號處理的fpga實現以及niosii嵌入式軟核。希望我的經歷對你有用，可以**學習經驗。
15樓：網友
我當初在學校時也是學習了夏宇聞寫的verilog教材和翻譯的書，感覺還不錯，然後就買了一塊華遠電子的cpld開發板，上面有很多外設和介面，邊學習邊看書，提高很快的，然後自己做了一些基於cpld控制的小東西，最後參加了全國大學生電子設計大賽等一些比賽，對於學習還是很有幫助的，最後也很好就找到了工作，希望對你有所幫助。
數電哪本書比較好呢？最近學習verilog，是不是要好好複習一下數位電路呢？想請高手指點一二，或推薦幾本好
16樓：網友
建議先看看verilog的語言來。
要點，看過源之後心裡大概瞭解verilog程式設計bai的思想，然後就是du要多寫程式多練習了，zhifpga這種東dao西，重在實踐，有專案的話就最好了。
數位電路的基礎一定要有了，最起碼知道觸發器啊，組合邏輯，時序邏輯這些東西是怎麼回事，基本概念理清楚，但是重在應用。多練習多寫**才是王道。
關於學習verilog的問題，高分懸賞！希望大家幫助
首先，我是一名fpga程式設計人員，並不是什麼外行 我逐點回答 1.verilog並不難學，只要肯下功夫，3個星期就能入門，主要還是要多動手程式設計 2.參考書一般就兩本 1 夏宇聞編 verilog數字系統設計教程 2 美 j.bhasker 編寫的原名為 a verilog hdl primer...
情感問題，不知怎麼解決，希望幫下忙
如果她和她前任處的有段時間才分手的 她可能會回去 女生都是有些犯賤的 別打我 我也是女的 喜歡那個對自己不好的人 你越是表現的對她百依百順 她和前任聯絡的就越頻繁 這個女生如果還是那樣子的話 就算了吧 人在你這心不在 這樣的感情我寧願不要 為什麼這麼的搖擺不定了，如果當初她前男友對她不好就離開他了，...
電銷卡真的可以解決電話銷售遇到的問題嗎
如果是自己辦的卡不管是不是電銷卡，只要被運營商檢測到非正常高頻呼叫都會被封停版的，這種情權況是避免不了的 您只能選擇一款外呼系統去進行外呼，給你提供呼叫系統的公司他們會去解決封號問題，不會影響你們的使用，你們安心打 就可以了 方大智慧型管家可以做到 正常的 業務，只需要避免檢測高頻撥出就可以了，也就...